최근 접지 환경 보전 및 에너지 비용 절감을 위해 에너지 절약에 대한 관심이 더욱 높아지고 있습니다.
이에 따라, 인버터 새로 개발된 SoC의 고속화 연산 코어에 의해 모션 연산 주기가 기존 Q 시리즈 모션 CPU 유닛 "Q173CPUN" 대비 4배, "Q173DCPU" 대비 1.8배 대폭 향상되었습니다.
또한, 서보 네트워크 "SSCNETⅢ/H"에 대응하는 통신 제어부를 SoC에 내장함으로써, 부품수를 줄이고 저발열 설계에 의해 히트 싱크 및 팬을 사용하지 않는 자연 공냉 방식을 채택하였습니다.

한편, 시스템 버스의 전송 속도를 3Gbps로 함으로써 유닛 간 데이터 교신 속도를 Q시리즈의 40배로 향상시켰으며, 멀티 CPU 간 전용 고정 스캔 통신 버스도 4배로 고속화하였습니다.
또한, 각 유닛 간 클록 동기 구조를 도입함으로써, 모션 CPU 유닛은 물론 여러 심플 모션 유닛을 사용하여 대규모 모션 동기 시스템을 구축하는 것도 가능하게 되었습니다.
또한, 이러한 고속 동작과 통신을 실현하는 회로를 구성하기 위해서는 EMC(전자 적합성)의 대응이 필요합니다.
이 과제에 대해서는 기판 설계시 전원, GND(GrouND) 패턴의 프레인 공진 시뮬레이션을 기반으로 한 프런트 로딩 설계에 의해 적절한 패턴을 마련하고, 부품 배치 설계에 의해 외부 노이즈 영향ㆍ불필요 복사를 줄이고, 또한 고속 동작을 도모하였습니다.

비휘발성 메모리로 FRAM(강유전체 메모리)를 채택하여, 기존에 기계의 원점 정보 등의 정전 유지용으로 필요했던 배터리를 사용하지 않게 되어, 정기적인 배터리 교환이 불필요하므로 메인터넌스성이 대폭 향상되었습니다.
또한, 모션 CPU 유닛은 SD 메모리 카드 슬롯, 도트 매트릭스 디스플레이를 채택하여, 대용량 데이터를 취급할 수 있으며 시인성 또한 크게 향상되었습니다.